2026年8月7日に紹介されたあるプロジェクトは、単一のアセンブリ命令で可能な限り長いレイテンシーを追求することで、従来のプロセッサー最適化を逆転させている。オープンソースの「Assembly Hall of Shame」は、特定のIntel、AMD、VIAシステム上で命令を異常に遅くする手法を記録している。
ランキングは、何の処理も行わない命令`nop`から始まり、その後、リタイアを遅らせるための、より複雑な方法を探求していく。各エントリーは、マイクロコード・アシスト、キャッシュとトランスレーション・ルックアサイド・バッファの挙動、モデル固有レジスター、I/Oポート、メモリーマップド・デバイスを標的とする。結果はハードウェア固有の実験であり、通常のアプリケーション性能についての主張ではない。
ある戦略では、長い内部経路をたどるよう選ばれたオペランドを除算命令に与える。別の手法では、処理をマイクロコードに引き渡す非正規化浮動小数点値を使用する。ロック接頭辞付きの演算をキャッシュライン境界にまたがるよう配置し、より高速なキャッシュコヒーレンス経路ではなく、外部バスロックを強制する。ほかのエントリーでは、`mfence`の前にライトコンバイニング・バッファーを満たしたり、無効化処理の前にキャッシュラインをダーティーな状態にしたりする。
説明されている最も極端な手法では、512バイトの浮動小数点およびベクトル状態を読み込む`fxrstor64`を使用し、PCIeファブリック上の高レイテンシーなメモリーマップドI/O領域からデータをロードする。同時に、ほかのプロセッサーコアが別の低速なデバイスレジスターを繰り返し読み取る。こうしたノンポステッド・トランザクションがルートコンプレックスとエンドポイントを混雑させ、状態のロードが競合トラフィックの後ろで待機させられる。
ハードウェア周辺機器も実験の一部となる。研究者は未使用のPCIeアドレス空間から低速なGPUレジスターを探し、ネットワークカードのレジスター境界にまたがるI/O位置を標的にし、アラインされていない読み取りによってACPI電源管理ブロックを調査する。一部の処理はアーキテクチャー仕様の範囲外にあるか、不明なレジスターに触れるため、通常のシステムには適さない。
リポジトリは、テスト済みのプロセッサーとしてIntel Core i7-8559UとAMD Ryzen 7 5800Hを挙げている。また、応答時間が長い、文書化されていないVIAのモデル固有レジスターについても記載している。これらの観察結果は、ほかのチップ、ファームウェアのバージョン、基板、接続機器でも同じレイテンシーになることを立証するものではない。
病的な命令挙動は隠れたマイクロアーキテクチャー経路を露呈させ得るため、このプロジェクトはセキュリティー研究とも重なる。これは、停止状態にあるGPUレジスターからのアラインされていないベクトルロードによって、システム管理モードの基礎となる前提が崩れた過去の実験を参照している。それでも、このリポジトリは一般的な脆弱性勧告ではなく、性能の最低点を目指す競争として位置付けられている。
こうしたテストの再現にはリスクが伴う。不明なMMIO位置、特権レジスター、バスロック、意図的に飽和させたハードウェアは、マシンをフリーズさせたり不安定にしたりする可能性がある。提供された文書は、これらの手法を本番環境のコンピューター向けの安全なベンチマークとして提示していない。
研究上の試みとして、Hall of Shameは性能について異例の論点を示している。命令名だけでレイテンシーが決まるわけではない。オペランド、アラインメント、マイクロコード、権限、キャッシュ状態、接続機器が実行時間を支配し得る。そうした効果を最小化するのではなく最大化することで、このプロジェクトは現代のCPUとプラットフォームの挙動における、ほとんど知られていない境界を明らかにしている。
